

(11) Publication number:

04153

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 02278230

(51) Intl. Cl.: G06F 7/50 G06F 7/52

(22) Application date: 17.10.90

(30) Priority:

(43) Date of application publication:

27.05.92

(84) Designated contracting

states:

(71) Applicant: FUJITSU LTD

(72) Inventor: GOTO GENSUKE

(74) Representative:

(54) MULTI-INPUT ADDING CIRCUIT

(57) Abstract:

PURPOSE: To obtain both fastness and layout easiness by expanding the repetitive arrangement system of a four-input Wallace tree circuit and constituting partial circuits by the repetitive arrangement of the same block even in an adding circuit which has the number of inputs other than 2n.


CONSTITUTION: When the number of inputs to a III circuit is, for example, '28', the 28 inputs are received by, for example, four 7-input adding circuits 7W in an upper addition stage, and 8 outputs from the upper addition stage are received by one 4-input Wallace tree circuit each in an intermediate addition means and then received by one 4-input Wallace tree circuit in a lower addition stage. Here, the 1st stage of the 7-input adding circuit of the upper addition means consists of a 4-input Wallace tree circuit 4W and a 1-bit full-adding circuit 3W and the signal from this 1st stage is received by the 2nd stage


04153730 A Page 2 of 2

consisting of the 4-input Wallace tree circuit 4W. Therefore, 4-input Wallace tree circuits are repeated as the 2nd and succeeding stages and the repetition of the same block is improved as to an adding circuit of a practical multiplication scale which has any number of inputs.

Consequently, the fastness and layout easiness are both realized.

COPYRIGHT: (C)1992,JPO&Japio





⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平4-153730

30Int.Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)5月27日

G 06 F

7/50

N 3 1 0 Α 2116-5B 2116-5B

審査請求 未請求 請求項の数 1 (全10頁)

多入力加算回路 60発明の名称

> 願 平2-278230 20特

②出 願 平2(1990)10月17日

源 助 後藤 @発 明者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 外2名 弁理士 井桁 貞一

1. 発明の名称

多入力加算回路

2. 特許請求の範囲

複数加算段の1段目を1ビット全加算器または 1ビット加算器と4入力ワレストリー回路で構成

2段目以降を4入力ワレストリー回路で構成す るとともに、

複数ピットからなる入力信号を互いに等しい整 数または最近接整数となるように2分割し、

分割ピット数が2、3または4になるまで該分 割動作を繰り返して、

各分割入力信号を前記1段目に入力することを 特徴とする多入力加算回路。

3. 発明の詳細な説明

〔概要〕

特に、ディジタル並列乗算器の部分積加算に適 用する多入力加算回路に関し、

高速性とレイアウト容易性とを両立することを 目的とし、

複数加算段の1段目を1ピット全加算器または 1ピット加算器と4入力ワレストリー回路で構成 し、2段目以降を4入力ワレストリー回路で構成 するとともに、複数ピットからなる入力信号を互 いに等しい整数または最近接整数となるよう2分 割し、分割ピット数が2、3または4になるまで 該分割動作を繰り返して、各分割入力信号を前記 1段目に入力することを特徴とする。

〔産業上の利用分野〕

本発明は、多入力加算回路、特に、ディジタル 並列乗算器の部分積加算に適用する多入力加算回 路に関する。

一般に、8×8ビットあるいはそれ以上の実用 的乗算規模を有する並列乗算器では、桁上げ保存 方式(以下、CSA方式)やワレストリー方式が 採用される。

〔従来の技術〕

第10図は従来の変形 Booth アルゴリズムに基づく乗算器 (CSA方式)の一例を示す図である。この例では、部分積生成部(イ)で生成した

生成し、2段目のYデコーダ141 と基本セル113 ~121 で部分積PP」を生成するとともに、部分積PP。を加算する。また、3段目のYデコーダ142 と基本セル122 ~130 で部分積PP』の生成およびPP』と(PP。+PP」)の加算を行い、同様に、4段目のYデコーダ143 と基本セル131 ~139 で部分積PP』の生成およびPP』と(PP。+PP』+PP』)の加算を行う。なお、第12図は1つの基本セルのブロック図、第13図は基本セルの構成図、第14図はYデコーダの構成図でまる。

この従来技術によると、基本セルやYデコーダなどの2種類のセルと、キャリー伝播形加算回路144 (CPA)を備えるだけで、変形Booth アルゴリズムに基づく乗算器を実現できるとともに、セル間配線に相当の規則性を持たせることができる。したがって、配線の繰り返し単位をセルに含めれば、セルのレイアウトだけでセル配置とセル間配線を同時に実現でき、設計容易性が向上する。

全ての部分積(PP。~PP。)を加算部(ロ) で一括して加算する。

部分積生成部 (イ) は、0、± X、± 2 Xを生成するプロック (PPi 生成器) と、これらのうちのひとつを部分積として選択する信号を発生するプロック (Yデコーダ) とから成り、加算部(ロ) は、加算器のアレー構成から成っている。

この構成によれば、部分積生成部(イ)と加算 部(ロ)とを分離して設計でき、さらに、機能ブ ロック別に細分して設計できる点で好ましいもの の、乗算ピット数の増大に伴うブロック間配線数 の増大問題に対処できない不具合がある。

かかる点を踏まえ、例えば、特開昭 5 5 ~ 1 0 5 7 3 2 号公報には、部分積生成器の 1 ビット分と全加算器 1 個を結合して基本セルとし、この基本セルと Y デコーダを用いるようにした技術が開示されている。第11 図はその構成図で、8 × 8 ビット乗算器を示している。104 ~139 は基本セル、140 ~143 は Y デコーダであり、1 段目の Y デコーダ140 と基本セル104 ~112 で部分積 P P。を

因みに、第11図では、基本セル104 ~139 の接続をキャリーセーブ接続にして高速化を図り、さらに、一部のセルにインパータを付加することにより、符号伝播用のセルを不要にしてコンパクト化を実現している。

ところで、上記公報記載の開示例(第11図の構成例)にあっては、桁上げ選択加算器(Carry Select Adder)や先見桁上げ加算器(Carry Lookahead Adder)を用いることにより速度向上が図れるものの、CPA(加算器)144 までの信号伝達段数が最大で 4 段となり、より一層の高速化を達成するといった観点から見た場合不十分なものであった。

なお、上記したように、乗算器をワレストリー 構成で実現すれば、加算器の通過段数を減少でき、 高速性の点で好ましいものとすることができる。 例えば第15図に示す演算を実現する場合には、ワ レストリーへの入力数の最大値は「5」となり、 6入力のワレストリー回路(以下、6 W)の5入 力を使用すればよく、かかる6 Wは、例えば第6 図に示すように、1ピット全加算器を上段で2個、中段で1個、下段で1個組み合わせることによって実現できる。したがって、通過段数を3段とすることができ、1段分の高速化を図ることができる。

しかし、ワレストリー構成では、レイアウトに 規則性がなく、設計が極めて困難になる問題点が あり、特に、8×8ピットあるいはそれ以上の実 用的乗算規模の多ピットデータを扱う乗算器を設 計する場合には、上記問題点の影響が大きい。

第17図は参考までに示す「14」入力ワレストリー回路の例であるが、多数の1ビット全加算器間の配線や他桁からの配線が不規則に交差しており、レイアウト設計に多くの労力を必要とする。

こうした欠点を補う方法として、多入力ワレストリー回路を4入力ずつのグループに分割し、4 入力ワレストリー回路(4W)の繰り返し使用によって多入力加算を行う方式が知られている。

第18図はこの方式を採用する14入力加算回路の 構成例である。

入力信号の端数処理の面で、有効なのは入力信号のピット数が2 ** に等しいときだけであり、それ以外では回路が冗長になるか、または、同一部分回路の繰り返し使用が不可能になり、レイアウト容易性が悪化する。

例えば、第18図の14W'に注目すると、部分回路である8入力ワレストリー分割回路(8 W')と6入力ワレストリー分割回路(6 W')が同一構成でないから、繰り返し配置を行うことができない。また、第20図の28入力加算回路の例でも、8 W'と4 Wの混在回路となり、同一プロックの繰り返し配置を行うことができない。

本発明は、このような問題点に鑑みてなされたもので、4人力ワレストリー回路の繰り返し配置方式を拡張し、2 ■ 個以外の入力数を持つ加算回路においても同一ブロックの繰り返し配置によって部分回路を構成できるようにし、高速性とレイアウト容易性の両立を図ることを目的としている。

これによると、1ピット全加算器を組み合わせる方式に比べてブロック間(4 W間)の配線本数を少なくできる。しかも、多段に構成したときの段間配線数を「4 」とするように部分回路を分割して、配線も含めて同一ブロックの繰り返し配置を行うようにすれば、部分回路のレイアウト性を向上できる。また、4 Wの回路は構成が簡単(第4 図参照)であるから、設計も容易であり、しSIに好適な方式である。

なお、第19図は第18図の14入力ワレストリー分割回路(14W')を2個使用した28入力加算回路(28W')の例である。また、28入力の分割には第20図に示すように、第18図の部分回路(8入力ワレストリー分割回路8W')を3個と4Wを1個使用し、4分割することも考えられる。

(発明が解決しようとする課題)

しかしながら、4入力ワレストリー回路だけを 用いて回路分割を行う場合、すなわち、入力信号 のピット数を4ビットづつに分割する場合には、

〔課題を解決するための手段〕

上記目的は、複数加算段の1段目を1ビット全加算器または1ビット加算器と4入力ワレストリー回路で構成し、2段目以降を4入力ワレストリー回路で構成するとともに、複数ビットからる入力信号を互いに等しい整数または最近接整数となるように2分割し、分割ビット数が2、3または4になるまで該分割動作を繰り返して、各分割入力信号を前記1段目に入力することにより達成できる。

(作用)

加算回路への入力数を例えば「28」とすると、まず、この28入力を上段加算段の例えば4個(28+7=4個)の7入力加算回路(7W)で受け、次いで、上段加算段からの8出力(4個×2=8)を、中段加算段の各1個ずつの4入力ワレストリー回路(4W)で受け、最後に下段加算段の1個の4入力ワレストリーで受ける。

ここで、上位加算段の7入力加算回路は、その

1段目を4入力ワレストリー回路(4W)と1ピット全加算回路(3W)で構成し、この1段目からの信号を4入力ワレストリー回路(4W)からなる2段目で受ける。

したがって、2段目以降が4人力ワレストリー 回路の繰り返しとなり、実用乗算規模のあらゆる 入力数の加算回路について同一ブロックの繰り返 し性が高められる。

(実施例)

以下、本発明を図面に基づいて説明する。

第1~9図は本発明に係る多入力加算回路の一 実施例を示す図である。

まず、第1図に従って「28」入力加算回路の構成を説明すると、この加算回路は、上位、中位および下位の各加算段11~13からなり、上位加算段11は1、から1 ***までの「28」入力を7ビットずつ受ける4個の7入力ワレストリー回路(以下、7W)14~17を備え、中位加算段12は各1個の4入力ワレストリー回路(以下、4W)18および19

ワレストリー回路(以下、5W)の構成例は第5図に示され、また、6入力ワレストリー回路(以下、6W)の構成例は第6図に示される。それぞれ3Wおよび4Wを組み合わせて実現する。

なお、第1~6図中のCI」~CIェsは下位桁の各加算段からの桁上げ信号、CO」~COェsは各加算段ごとの上位桁への桁上げ信号、COは当該桁の桁上げ信号、Sは当該桁の和信号である。

かかる構成において、上位加算段11に I 、 ~ I z a を与えると、まず、 7 W14~17からの S 1 ~ S a が C I z a ~ C I z a と共に中位加算段12に伝えられ、次いで、中位加算段12からの S a ~ S 1 z が C I z a ~ C I z a と共に下位加算段13の 4 W 20に入力された後、下位加算段13から当該桁の C O および S が 出力される。

すなわち、入力信号の28ビット(I 、~I ***) を14ビットずつに 2 分割した後、各14ビットを 7 ビットずつに 2 分割し、さらに、 4 ビットと 3 ビットに 2 分割して各 7 W14~17に入力する、といったワレストリーの分割構成を用いた「28」入力

を備え、また、下位加算段13は1個の4W20を備える。

第2図は7Wの構成図であり、1つの7Wはその1段目を4入力ワレストリー回路(以下、4W)と1ビット全加算器(以下、3W)で構成し、2段目を4Wで構成する。

第3図(a)(b)は3Wの構成図であり、同図(a)はそのプロック図、同図(b)はその回路図である。3Wは、同位桁の3ピット入力(例えば I,、I,、I,)を加算し、当該桁の和信号S(Sum)および桁上げ信号CO(Carry)を出力する。

第4図は4Wの構成図であり、同図(a)は2個の3Wの組み合わせによる構成例、同図(b)は専用回路の設計例である。専用回路の方が高速性に優れる。なお、同図(c)は専用回路の等価回路記号、同図(d)は専用回路で使用するイクスクルーシブオア(EXOR)回路の構成例である。

他の入力数のワレストリー回路、例えば5入力

の加算処理を行っている。

ここで、第1図の左上半分に着目すると、1」~1,を受ける7W14、1。~1」を受ける7W 15および中段の4W18によって14入力ワレストリー分割回路(以下、14W)が構成されており、同様にして、右上半分の7W16、17と4W19で14Wが構成されている。

したがって、配線も含めて同一の回路ブロック (14 W) を 2 個使用するとともに、これと下段の 4 W 20 とを組み合わせるだけで28入力加算回路を 構成でき、しかも、 7 W ブロックは、 第 2 図に示すものを繰り返して使用すればよいから、 従来の フレストリー一括配置方式 (第17図参照) や 4 W の 級り返し方式 (第18図~第20図参照) に 比べ、レイアウト容易性を格段に向上でき、 特にしSIの設計に好適なものとすることができる。

なお、上記実施例では28入力を7入力単位に分割し、それぞれを7Wで処理しているが、これに限るものではなく、例えば、第5図や第6図の5Wや6Wを使用することにより、5入力単位に分

割したり、6入力単位に分割したりすることができるほか、従来の4入力単位の分割と組み合わることによりあらゆる入力数に対応することができる。

例えば、入力数が「3」から「32」までの場合には、第7回に示す組み合わせになり、全ての入力数に対して繰り返し分割配置を可能にした多入力加算回路を実現することができる。

第8図はかかる組み合わせ例のうちの13人力加算回路の構成図であり、また、第9図は27入力加算回路の構成図である。7Wは第2図のものを使用し、6Wは第6図のものを使用する。13Wはそれぞれ1個の7Wと6W、14Wは2個の7Wで上位段を構成できる。

これら第8図および第9図の各上段回路は、それぞれ7Wと6W、13Wと14Wからなり完全同一ではないが、それぞれの構成や大きさ等が酷似しているから、レイアウト性の面で大きな支障とはならない。

以上述べたように、上記実施例によれば、複数

規則性のある構成とすることができ、高速性とレ イアウト容易性とを両立することができる。

4. 図面の簡単な説明

第1~9図は本発明に係る多入力加算回路の一 実施例を示す図であり、

第1図はその28入力加算回路の構成図、

第2図はその7入力加算回路の構成図、

第3図はその1ビット全加算器の構成図、

第4図はその4入力ワレストリー回路の構成図、

第5図はその5入力加算回路の構成図、

第6図はその6入力加算回路の構成図、・

・第7図はその多入力加算回路の入力数ごとの分割構成を示す図、

第8図はその13入力加算回路の構成図、

第9図はその27入力加算回路の構成図、

第10~20図は従来例を示す図であり、

第10図はその変形 B o o t h アルゴリズムに基づく従来の並列乗算回路の構成図、

第11図はその従来のPPi生成器および加算器

の加算段の1段目を1ビット全加算器(3W)の み、または、3Wと4入力ワレストリー回路(4W)で構成し、2段目以降を4Wで構成ないに、複数ビットからなる入力信号を互いに初かりまたは最近で表が2、3または4になる前記1段目にを数または4になる前記1段目になるように2分割と、3をおり返したので、カウレストリーの高速回路に対するようできる。

〔発明の効果〕

本発明によれば、複数の加算段の1段目を、1 ビット全加算器(3W)のみ、若しくは、3Wと 4入力ワレストリー回路(4W)の組み合わせで 構成するとともに、2段目以降を4Wで構成した ので、2[®] 入力以外の多入力加算回路においても、 ワレストリー回路の高速性を活かしつつ、回路を

アレーの構成図、

第12図は第11図の基本セルの1つを示す図、

第13図はその従来例の基本セルの構成図、

第14図はその従来例のYデコーダの構成図、

第15図はそのワレストリー方式による各桁の多 入力加算回路への入力数を示す図、

第16図はその6入力ワレストリー回路の構成図、

第17図はその14入力ワレストリー回路の構成図、

第18図はその14入力加算回路の構成図、

第19図はその28入力加算回路の構成図、

第20図はその28入力加算回路の他の構成図である。

11~13……加算段、


14~17……?入力加算回路(?W)、

18~20……4入力ワレストリー回路(4W)。

代理 人 弁理士 井 桁 貞





特開平4-153730(6)





一実施例の28入力加算回路の構成図

第 1 図











入力数
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 27 28 32

一実施例の多入力加算回路の入力数ごとの分割構成を示す図 第 7 図


特閒平4-153730(8)




特閒平4-153730(9)




従来例の基本セルの構成図 第 13 図



従来例のYデコーダの構成図 第 14 図





従来例の14入力フレストリー回路の構成図 第 17 図




従来例のツレストリー方式による各桁の多入力加算回路への 入力数を示す図 第 15 図


li kija La Li Li





従来例の14入力加算回路の構成図 第 18 図





従来例の28入力加算回路の他の構成図 X 20

穊